ຂ່າວອຸດສາຫະກໍາ: ແນວໂນ້ມເຕັກໂນໂລຢີການຫຸ້ມຫໍ່ແບບພິເສດ

ການຫຸ້ມຫໍ່ semiconductor ໄດ້ພັດທະນາຈາກການອອກແບບ 1D PCB ແບບດັ້ງເດີມໄປສູ່ການເຊື່ອມໂລຫະປະສົມ 3D ໃນລະດັບ wafer. ຄວາມກ້າວຫນ້ານີ້ຊ່ວຍໃຫ້ໄລຍະຫ່າງເຊື່ອມຕໍ່ກັນໃນຂອບເຂດ micron ຕົວເລກດຽວ, ມີແບນວິດເຖິງ 1000 GB / s, ໃນຂະນະທີ່ຮັກສາປະສິດທິພາບພະລັງງານສູງ. ຢູ່ໃນຫຼັກຂອງເຕັກໂນໂລຊີການຫຸ້ມຫໍ່ semiconductor ກ້າວຫນ້າທາງດ້ານແມ່ນການຫຸ້ມຫໍ່ 2.5D (ບ່ອນທີ່ອົງປະກອບໄດ້ຖືກວາງໄວ້ຂ້າງຄຽງໃນຊັ້ນຕົວກາງ) ແລະການຫຸ້ມຫໍ່ 3D (ເຊິ່ງປະກອບດ້ວຍການ stacking chip ການເຄື່ອນໄຫວຕັ້ງ). ເຕັກໂນໂລຊີເຫຼົ່ານີ້ແມ່ນສໍາຄັນສໍາລັບອະນາຄົດຂອງລະບົບ HPC.

ເທກໂນໂລຍີການຫຸ້ມຫໍ່ 2.5D ກ່ຽວຂ້ອງກັບວັດສະດຸຊັ້ນກາງຕ່າງໆ, ແຕ່ລະຄົນມີຂໍ້ດີແລະຂໍ້ເສຍຂອງຕົນເອງ. ຊັ້ນຕົວກາງຂອງ Silicon (Si), ລວມທັງ wafers ຊິລິຄອນ passive ຢ່າງເຕັມສ່ວນແລະຂົວ silicon ທ້ອງຖິ່ນ, ເປັນທີ່ຮູ້ຈັກສໍາລັບການສະຫນອງຄວາມສາມາດຂອງສາຍໄຟທີ່ດີທີ່ສຸດ, ເຮັດໃຫ້ມັນເຫມາະສົມສໍາລັບຄອມພິວເຕີ້ທີ່ມີປະສິດທິພາບສູງ. ຢ່າງໃດກໍຕາມ, ມັນມີຄ່າໃຊ້ຈ່າຍໃນດ້ານວັດສະດຸແລະການຜະລິດແລະປະເຊີນກັບຂໍ້ຈໍາກັດໃນຂົງເຂດການຫຸ້ມຫໍ່. ເພື່ອຫຼຸດຜ່ອນບັນຫາເຫຼົ່ານີ້, ການນໍາໃຊ້ຂົວຊິລິໂຄນໃນທ້ອງຖິ່ນແມ່ນເພີ່ມຂຶ້ນ, ຍຸດທະສາດການນໍາໃຊ້ຊິລິໂຄນທີ່ການເຮັດວຽກທີ່ດີແມ່ນສໍາຄັນໃນຂະນະທີ່ແກ້ໄຂຂໍ້ຈໍາກັດຂອງພື້ນທີ່.

ຊັ້ນຕົວກາງທາງອິນຊີ, ໂດຍໃຊ້ພລາສຕິກທີ່ເຮັດດ້ວຍແມ່ພິມແບບພັດລົມ, ແມ່ນທາງເລືອກທີ່ຄຸ້ມຄ່າກວ່າກັບຊິລິຄອນ. ພວກເຂົາເຈົ້າມີຄວາມຄົງທີ່ dielectric ຕ່ໍາ, ເຊິ່ງຊ່ວຍຫຼຸດຜ່ອນຄວາມລ່າຊ້າ RC ໃນຊຸດ. ເຖິງວ່າຈະມີຂໍ້ໄດ້ປຽບເຫຼົ່ານີ້, ຊັ້ນຕົວກາງຂອງອິນຊີໄດ້ຕໍ່ສູ້ເພື່ອບັນລຸລະດັບດຽວກັນຂອງການຫຼຸດຜ່ອນລັກສະນະການເຊື່ອມຕໍ່ກັນກັບການຫຸ້ມຫໍ່ທີ່ໃຊ້ຊິລິໂຄນ, ຈໍາກັດການຮັບຮອງເອົາໃນການນໍາໃຊ້ຄອມພິວເຕີ້ທີ່ມີປະສິດທິພາບສູງ.

ຊັ້ນຕົວກາງຂອງແກ້ວໄດ້ຮັບຄວາມສົນໃຈຢ່າງຫຼວງຫຼາຍ, ໂດຍສະເພາະແມ່ນການເປີດຕົວຄັ້ງຫຼ້າສຸດຂອງ Intel ຂອງການຫຸ້ມຫໍ່ລົດທົດສອບທີ່ໃຊ້ແກ້ວ. ແກ້ວໃຫ້ຂໍ້ໄດ້ປຽບຫຼາຍຢ່າງ, ເຊັ່ນ: ຄ່າສໍາປະສິດການຂະຫຍາຍຄວາມຮ້ອນ (CTE), ຄວາມຫມັ້ນຄົງຂອງມິຕິລະດັບສູງ, ພື້ນຜິວລຽບແລະຮາບພຽງ, ແລະຄວາມສາມາດໃນການສະຫນັບສະຫນູນການຜະລິດກະດານ, ເຮັດໃຫ້ມັນເປັນຜູ້ສະຫມັກທີ່ມີທ່າແຮງສໍາລັບຊັ້ນກາງທີ່ມີຄວາມສາມາດສາຍໄຟທຽບກັບຊິລິໂຄນ. ຢ່າງໃດກໍ່ຕາມ, ນອກເຫນືອຈາກສິ່ງທ້າທາຍທາງດ້ານເຕັກນິກ, ຂໍ້ບົກຜ່ອງຕົ້ນຕໍຂອງຊັ້ນຕົວກາງຂອງແກ້ວແມ່ນລະບົບນິເວດທີ່ອ່ອນເພຍແລະການຂາດຄວາມສາມາດໃນການຜະລິດຂະຫນາດໃຫຍ່ໃນປະຈຸບັນ. ໃນຂະນະທີ່ລະບົບນິເວດຈະເລີນເຕີບໂຕແລະຄວາມສາມາດໃນການຜະລິດໄດ້ປັບປຸງ, ເຕັກໂນໂລຢີທີ່ໃຊ້ແກ້ວໃນການຫຸ້ມຫໍ່ semiconductor ອາດຈະເຫັນການຂະຫຍາຍຕົວແລະການຮັບຮອງເອົາຕື່ມອີກ.

ໃນດ້ານເທັກໂນໂລຍີການຫຸ້ມຫໍ່ 3D, ການຜູກມັດແບບປະສົມແບບປະສົມຂອງ Cu-Cu ກາຍເປັນເທັກໂນໂລຍີນະວັດຕະກໍາຊັ້ນນໍາ. ເຕັກນິກຂັ້ນສູງນີ້ບັນລຸການເຊື່ອມຕໍ່ກັນແບບຖາວອນໂດຍການສົມທົບວັດສະດຸ dielectric (ເຊັ່ນ SiO2) ກັບໂລຫະຝັງ (Cu). ການຜູກມັດລູກປະສົມຂອງ Cu-Cu ສາມາດບັນລຸໄລຍະຫ່າງຕ່ໍາກວ່າ 10 microns, ໂດຍປົກກະຕິແມ່ນຢູ່ໃນລະດັບ micron ຕົວເລກດຽວ, ເຊິ່ງເປັນຕົວແທນຂອງການປັບປຸງທີ່ສໍາຄັນຂອງເຕັກໂນໂລຢີ micro-bump ແບບດັ້ງເດີມ, ເຊິ່ງມີຊ່ອງຫວ່າງປະມານ 40-50 microns. ຂໍ້ໄດ້ປຽບຂອງການຜູກມັດແບບປະສົມລວມມີ I/O ເພີ່ມຂຶ້ນ, ປັບປຸງແບນວິດ, ປັບປຸງການວາງຊ້ອນ 3D ໃນແນວຕັ້ງ, ປະສິດທິພາບພະລັງງານທີ່ດີກວ່າ, ແລະຫຼຸດຜ່ອນຜົນກະທົບຂອງແມ່ກາຝາກແລະຄວາມຕ້ານທານຄວາມຮ້ອນເນື່ອງຈາກບໍ່ມີການຕື່ມຂໍ້ມູນດ້ານລຸ່ມ. ຢ່າງໃດກໍ່ຕາມ, ເຕັກໂນໂລຢີນີ້ແມ່ນສະລັບສັບຊ້ອນໃນການຜະລິດແລະມີຄ່າໃຊ້ຈ່າຍສູງກວ່າ.

ເຕັກໂນໂລຊີການຫຸ້ມຫໍ່ 2.5D ແລະ 3D ກວມເອົາເຕັກນິກການຫຸ້ມຫໍ່ຕ່າງໆ. ໃນການຫຸ້ມຫໍ່ 2.5D, ອີງຕາມການເລືອກວັດສະດຸຊັ້ນກາງ, ມັນສາມາດຖືກຈັດປະເພດເປັນຊັ້ນກາງທີ່ອີງໃສ່ຊິລິໂຄນ, ອິນຊີ, ແລະແກ້ວ, ດັ່ງທີ່ສະແດງຢູ່ໃນຮູບຂ້າງເທິງ. ໃນການຫຸ້ມຫໍ່ 3D, ການພັດທະນາເຕັກໂນໂລຢີ micro-bump ມີຈຸດປະສົງເພື່ອຫຼຸດຜ່ອນຂະຫນາດຂອງຊ່ອງຫວ່າງ, ແຕ່ໃນມື້ນີ້, ໂດຍການນໍາໃຊ້ເຕັກໂນໂລຢີການຜູກມັດແບບປະສົມ (ວິທີການເຊື່ອມຕໍ່ Cu-Cu ໂດຍກົງ), ຂະຫນາດຊ່ອງຫວ່າງຕົວເລກດຽວສາມາດບັນລຸໄດ້, ເຊິ່ງເຮັດໃຫ້ຄວາມກ້າວຫນ້າທີ່ສໍາຄັນໃນຂົງເຂດ. .

** ທ່າ​ອ່ຽງ​ເຕັກ​ໂນ​ໂລ​ຊີ​ທີ່​ສໍາ​ຄັນ​ທີ່​ຈະ​ສັງ​ເກດ​ເບິ່ງ​: **

1. **ພື້ນທີ່ຊັ້ນກາງທີ່ໃຫຍ່ກວ່າ:** IDTechEx ຄາດຄະເນໄວ້ກ່ອນໜ້ານີ້ວ່າ ເນື່ອງຈາກຄວາມຫຍຸ້ງຍາກຂອງຊັ້ນກາງຂອງຊິລິຄອນເກີນຂີດຈຳກັດຂະໜາດ 3x, ໂຊລູຊັນຂົວຊິລິຄອນ 2.5D ຈະທົດແທນຊັ້ນຕົວກາງຂອງຊິລິຄອນເປັນທາງເລືອກຫຼັກສຳລັບການຫຸ້ມຫໍ່ຊິບ HPC. TSMC ເປັນຜູ້ສະຫນອງທີ່ສໍາຄັນຂອງຊັ້ນກາງຂອງຊິລິໂຄນ 2.5D ສໍາລັບ NVIDIA ແລະຜູ້ພັດທະນາ HPC ຊັ້ນນໍາອື່ນໆເຊັ່ນ Google ແລະ Amazon, ແລະບໍ່ດົນມານີ້, ບໍລິສັດໄດ້ປະກາດການຜະລິດຂະຫນາດໃຫຍ່ຂອງ CoWoS_L ຮຸ່ນທໍາອິດທີ່ມີຂະຫນາດ reticle 3.5x. IDTechEx ຄາດວ່າທ່າອ່ຽງນີ້ຈະສືບຕໍ່, ມີຄວາມກ້າວຫນ້າຕື່ມອີກທີ່ໄດ້ປຶກສາຫາລືໃນບົດລາຍງານຂອງຕົນກວມເອົາຜູ້ຫຼິ້ນທີ່ສໍາຄັນ.

2. **ການຫຸ້ມຫໍ່ລະດັບແຜງ:** ການຫຸ້ມຫໍ່ລະດັບແຜງໄດ້ກາຍເປັນຈຸດສຸມທີ່ສໍາຄັນ, ດັ່ງທີ່ໄດ້ຍົກໃຫ້ເຫັນຢູ່ໃນງານວາງສະແດງສິນຄ້າ Semiconductor ສາກົນໄຕ້ຫວັນ 2024. ວິທີການຫຸ້ມຫໍ່ນີ້ອະນຸຍາດໃຫ້ນໍາໃຊ້ຊັ້ນຕົວກາງທີ່ໃຫຍ່ກວ່າແລະຊ່ວຍຫຼຸດຜ່ອນຄ່າໃຊ້ຈ່າຍໂດຍການຜະລິດຊຸດຫຼາຍຂື້ນພ້ອມໆກັນ. ເຖິງວ່າຈະມີທ່າແຮງຂອງມັນ, ສິ່ງທ້າທາຍຕ່າງໆເຊັ່ນການຄຸ້ມຄອງ warpage ຍັງຕ້ອງໄດ້ຮັບການແກ້ໄຂ. ຄວາມໂດດເດັ່ນທີ່ເພີ່ມຂຶ້ນຂອງມັນສະທ້ອນເຖິງຄວາມຕ້ອງການທີ່ເພີ່ມຂຶ້ນສໍາລັບຊັ້ນຕົວກາງທີ່ໃຫຍ່ກວ່າແລະປະຫຍັດຄ່າໃຊ້ຈ່າຍຫຼາຍ.

3. **ຊັ້ນຕົວກາງຂອງແກ້ວ:** ແກ້ວແມ່ນປະກົດຂຶ້ນເປັນວັດສະດຸຜູ້ສະຫມັກທີ່ເຂັ້ມແຂງສໍາລັບການບັນລຸສາຍໄຟທີ່ດີ, ປຽບທຽບກັບຊິລິໂຄນ, ມີຂໍ້ດີເພີ່ມເຕີມເຊັ່ນ: CTE ປັບໄດ້ແລະຄວາມຫນ້າເຊື່ອຖືທີ່ສູງຂຶ້ນ. ຊັ້ນຕົວກາງຂອງແກ້ວຍັງເຂົ້າກັນໄດ້ກັບການຫຸ້ມຫໍ່ລະດັບກະດານ, ສະເຫນີທ່າແຮງສໍາລັບສາຍໄຟທີ່ມີຄວາມຫນາແຫນ້ນສູງດ້ວຍຄ່າໃຊ້ຈ່າຍທີ່ສາມາດຈັດການໄດ້, ເຮັດໃຫ້ມັນເປັນການແກ້ໄຂທີ່ໂດດເດັ່ນສໍາລັບເຕັກໂນໂລຢີການຫຸ້ມຫໍ່ໃນອະນາຄົດ.

4. **HBM Hybrid Bonding:** ການເຊື່ອມໂລຫະປະສົມ 3D ທອງແດງ-ທອງແດງ (Cu-Cu) ເປັນເທກໂນໂລຍີຫຼັກສໍາລັບການບັນລຸການເຊື່ອມຕໍ່ກັນຕາມແນວຕັ້ງຂອງຊິບທີ່ມີລະດັບຄວາມສູງພິເສດ. ເທກໂນໂລຍີນີ້ໄດ້ຖືກນໍາໃຊ້ໃນຜະລິດຕະພັນເຊີຟເວີຊັ້ນສູງຕ່າງໆ, ລວມທັງ AMD EPYC ສໍາລັບ SRAM ແລະ CPUs stacked, ເຊັ່ນດຽວກັນກັບຊຸດ MI300 ສໍາລັບການ stacking CPU / GPU ໃນ I / O ຕາຍ. ການຜູກມັດແບບປະສົມຄາດວ່າຈະມີບົດບາດສໍາຄັນໃນຄວາມກ້າວຫນ້າຂອງ HBM ໃນອະນາຄົດ, ໂດຍສະເພາະສໍາລັບຊັ້ນ DRAM ທີ່ເກີນ 16-Hi ຫຼື 20-Hi.

5. **Co-Packaged Optical Devices (CPO):** ດ້ວຍຄວາມຕ້ອງການທີ່ເພີ່ມຂຶ້ນສໍາລັບການສົ່ງຜ່ານຂໍ້ມູນ ແລະປະສິດທິພາບພະລັງງານ, ເຕັກໂນໂລຊີການເຊື່ອມຕໍ່ optical ໄດ້ຮັບຄວາມສົນໃຈຢ່າງຫຼວງຫຼາຍ. ອຸປະກອນ optical ຫຸ້ມຫໍ່ຮ່ວມກັນ (CPO) ກໍາລັງກາຍເປັນການແກ້ໄຂທີ່ສໍາຄັນສໍາລັບການເພີ່ມແບນວິດ I/O ແລະຫຼຸດຜ່ອນການໃຊ້ພະລັງງານ. ເມື່ອປຽບທຽບກັບການສົ່ງໄຟຟ້າແບບດັ້ງເດີມ, ການສື່ສານທາງ optical ສະເຫນີຂໍ້ໄດ້ປຽບຫຼາຍຢ່າງ, ລວມທັງການຫຼຸດຜ່ອນສັນຍານຕ່ໍາໃນໄລຍະທາງໄກ, ຄວາມອ່ອນໄຫວຂອງ crosstalk ຫຼຸດລົງ, ແລະແບນວິດເພີ່ມຂຶ້ນຢ່າງຫຼວງຫຼາຍ. ຂໍ້ໄດ້ປຽບເຫຼົ່ານີ້ເຮັດໃຫ້ CPO ເປັນທາງເລືອກທີ່ເຫມາະສົມສໍາລັບລະບົບ HPC ທີ່ມີປະສິດທິພາບດ້ານຂໍ້ມູນ, ພະລັງງານຫຼາຍ.

** ຕະຫຼາດຫຼັກໆທີ່ຕ້ອງເບິ່ງ:**

ຕະຫຼາດຕົ້ນຕໍທີ່ຂັບລົດການພັດທະນາຂອງເຕັກໂນໂລຢີການຫຸ້ມຫໍ່ 2.5D ແລະ 3D ແມ່ນແນ່ນອນວ່າຂະແຫນງຄອມພິວເຕີ້ທີ່ມີປະສິດທິພາບສູງ (HPC). ວິທີການຫຸ້ມຫໍ່ທີ່ກ້າວຫນ້າເຫຼົ່ານີ້ແມ່ນສໍາຄັນສໍາລັບການເອົາຊະນະຂໍ້ຈໍາກັດຂອງກົດຫມາຍຂອງ Moore, ເຮັດໃຫ້ transistors, ຫນ່ວຍຄວາມຈໍາ, ແລະການເຊື່ອມຕໍ່ກັນຫຼາຍຂຶ້ນພາຍໃນຊຸດດຽວ. ການເສື່ອມໂຊມຂອງຊິບຍັງຊ່ວຍໃຫ້ມີການນໍາໃຊ້ທີ່ດີທີ່ສຸດຂອງຂໍ້ຂະບວນການລະຫວ່າງບລັອກທີ່ມີປະສິດຕິພາບທີ່ແຕກຕ່າງກັນ, ເຊັ່ນ: ການແຍກບລັອກ I/O ອອກຈາກບລັອກປະມວນຜົນ, ເພີ່ມປະສິດທິພາບຕື່ມອີກ.

ນອກເຫນືອຈາກຄອມພິວເຕີ້ທີ່ມີປະສິດທິພາບສູງ (HPC), ຕະຫຼາດອື່ນໆຍັງຄາດວ່າຈະບັນລຸການເຕີບໂຕໂດຍຜ່ານການຮັບຮອງເອົາເຕັກໂນໂລຢີການຫຸ້ມຫໍ່ທີ່ກ້າວຫນ້າ. ໃນຂະແຫນງການ 5G ແລະ 6G, ການປະດິດສ້າງເຊັ່ນ: ສາຍອາກາດການຫຸ້ມຫໍ່ແລະການແກ້ໄຂຊິບທີ່ທັນສະ ໄໝ ຈະສ້າງໂຄງສ້າງເຄືອຂ່າຍການເຂົ້າເຖິງໄຮ້ສາຍ (RAN) ໃນອະນາຄົດ. ຍານພາຫະນະອັດຕະໂນມັດຍັງຈະໄດ້ຮັບຜົນປະໂຫຍດ, ເນື່ອງຈາກວ່າເຕັກໂນໂລຢີເຫຼົ່ານີ້ສະຫນັບສະຫນູນການລວມຕົວຂອງຊຸດເຊັນເຊີແລະຫນ່ວຍຄອມພິວເຕີ້ເພື່ອປະມວນຜົນຂໍ້ມູນຈໍານວນຫລາຍໃນຂະນະທີ່ຮັບປະກັນຄວາມປອດໄພ, ຄວາມຫນ້າເຊື່ອຖື, ຄວາມຫນາແຫນ້ນ, ການຄຸ້ມຄອງພະລັງງານແລະຄວາມຮ້ອນ, ແລະປະຫຍັດຄ່າໃຊ້ຈ່າຍ.

ອຸປະກອນອີເລັກໂທຣນິກຂອງຜູ້ບໍລິໂພກ (ລວມທັງສະມາດໂຟນ, ໂມງອັດສະລິຍະ, ອຸປະກອນ AR/VR, PCs, ແລະບ່ອນເຮັດວຽກ) ແມ່ນສຸມໃສ່ການປະມວນຜົນຂໍ້ມູນຫຼາຍຂຶ້ນໃນພື້ນທີ່ນ້ອຍ, ເຖິງແມ່ນວ່າຈະເນັ້ນໃສ່ຄ່າໃຊ້ຈ່າຍຫຼາຍຂຶ້ນ. ການຫຸ້ມຫໍ່ semiconductor ຂັ້ນສູງຈະມີບົດບາດສໍາຄັນໃນແນວໂນ້ມນີ້, ເຖິງແມ່ນວ່າວິທີການຫຸ້ມຫໍ່ອາດຈະແຕກຕ່າງຈາກທີ່ໃຊ້ໃນ HPC.